AMD UltraScale+ ™ アーキテクチャ: 電源設計マネージャー

2025.2


AMD
together we advance_

目標

このモジュールを修了すると、次のことができるようになります。


目的 01

Power Design Manager を使用して AMD UltraScale+ ™ デバイスの消費電力を推定



© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

PDM の概要



© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

PDM のインストール

OS 要件

- Windows および Linux® 64 ビット オペレーティング システム

インストール手順

- AMD 統合インストーラーに追加
  1. インストールファイルをダウンロードする
     - https://www.xilinx.com/support/download.html
  2. インストーラーを起動します
     - **Xilinx_Unified_<version>_<OS**を実行します>.exe
  3. インストールウィザードに従います
     - PDM を選択
     - すべてのライセンス契約に同意する
     - 宛先ディレクトリを定義する

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

デザイン エントリ オプション

PDMのデザインエントリは、次のように分類されます。

デザイン作成

- デバイスを選択して設定
- IP ウィザードまたはタブを使用して新しいデザイン ブロックを追加する

設計解析

- Vivado™ から Versal™ または UltraScale+ ™ デバイス デザインをインポートする Report Power
- what-if 分析を実行

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

デザイン フロー

PDMは次の 2つの主要な設計フローをサポートしています。


手動見積もりフロー

- 推定デバイス リソース数と切り替え頻度に基づく
- 新規プロジェクトウィザードがセットアップをガイドします

インポート フロー


- インポートされた .xpe ファイルに基づく
- .xpeファイルのセットアップデータを使用

データインポートオプション



© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

デバイス構成



© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

温度設定

- リーク電力はジャンクション温度に対して指数関数的に増加します
- 2 つのフロー:

ユーザー指定のジャンクション温度	PDM 推定ジャンクション温度
• 入力:ジャンクションの最大温度を定義します。 • 出力:熱マージン(温度)	• 入力:有効θJAを定義します • 出力:熱電力マージン(ワット数)
例文	例文

- 熱シミュレーションは不要で、接合部温度の計算のみ

ジャンクション温度 = 周囲温度 + (実効 ΘJA * オンチップの総電力)

R推奨: PDM が入力した最大有効 ΘJA を、決定された有効 ΘJA に置き換えます。

- 温度グレードマージンを超えると警告

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

ユーザー指定のジャンクション温度の例

- 入力:ジャンクションの最大温度を定義します。

Environment		
Junction Temperature (Tj)	Force Tj	70 C
Ambient Temperature (Ta)		30 C
Effective Theta JA	Calculated	96.852 C/W
JESD51-14 Specification Airflow		
Max. Junction Temperature		100 C

- 出力:熱マージン(温度)

Summary	
Total On-Chip Power	0.310 W
Static Power	0.243 W
Dynamic Power	0.067 W
Junction Temperature	70 C
Thermal Margin	30 C
Thermal Power Margin	
Characterization	Production (+/- 15% accuracy)

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

PDM 推定ジャンクション温度の例

- 入力:有効θJAを定義します

Environment		
Junction Temperature (Tj)	Theta JA from Thermal Simulation	
Ambient Temperature (Ta)		30 C
Effective Theta JA	From Thermal Simulation	96.852 C/W
JESD51-14 Specification Airflow		
Max. Junction Temperature		100 C

- 出力:熱電力マージン(ワット数)

Summary	
Total On-Chip Power	0.209 W
Static Power	0.142 W
Dynamic Power	0.067 W
Junction Temperature	30 C
Thermal Margin	70 C
Thermal Power Margin	
Characterization	Production (+/- 15% accuracy)

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

熱概要

消費電力と温度のレポート

Summary	
Total On-Chip Power	0.413 W
Static Power	0.161 W
Dynamic Power	0.252 W
Junction Temperature	70 C
Thermal Margin	30 C
Thermal Power Margin	
Characterization	Production (+/- 15% accuracy)

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

PL素子の消費電力の見積もり

プログラマブル ロジック

- ロジック
- ブロック RAM
- DSP
- I/O

クロックの定義から始める

戦略の見積もり

- 各主要な階層設計ブロックに対応するリソースの行を入力します
- 各階層ブロック内の各クロックに少なくとも 1 行のリソースを入力します。
- 関連するクロックを使用してロジックをグループ化します。
- トグル レートの異なるリソースに複数の行を使用する

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

クロック推定

すべてのクロックを定義する


使用可能なウィザード:

Create Clock

既存の時計を編集または削除する:

Edit Clock

GUI は、使用率と電力に関するパネルを提供します



© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

消費電力見積もり



© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

ロジック推定

- CLB ロジックの電力見積もり: LUT とレジスタ
- 各行は、次に関連するロジックのグループを表します。
  - ダイナミック パワーの計算に周波数が使用されるクロック
  - すべてのロジックの入力と出力の平均を表すトグルレート
- LUT の差別化:
  - 組み合わせ論理
  - シフトレジスタ
  - 分散 RAM

Logic Settings

ID	Name	Clock	LUTs as Logic	LUTs as Shift Registers	LUTs as Distributed RAMs	Registers	Toggle Rate	Routing Complexity	Power (W)	User Comments
1	block1	100.000 MHz (clk100)	10232		1024	11544	12.50 %	6.000	0.040	
2	block2	50.000 MHz (clk50)	1000	1000	32		12.50 %	6.000	0.003	
3							12.50 %	6.000	0.000	
4							12.50 %	6.000	0.000	
5							12.50 %	6.000	0.000	
6							12.50 %	6.000	0.000	
7							12.50 %	6.000	0.000	
8							12.50 %	6.000	0.000	

- 使用可能なウィザード:




© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

ブロック RAM 推定

- 36 kb ブロック専用 RAM の消費電力見積もり
- 使用可能なウィザード:



- イネーブル ロジックをできるだけ正確に指定する



© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

DSP 推定

DSP48E2 ブロック リソースの消費電力見積もり

- UltraScale+ ™ デバイス DSP ブロック
  - さまざまな算術関数と論理関数
    - より広い 27x18 複素乗算器
    - 幅広の 48 ビット アキュムレータ

DSP Settings

ID	Name	DSP Slices	Clock	Toggle Rate	Mult Used ?	Mreg Used ?	Pre-add Used ?	Mtr/S	Power (W)	User Comments
1	dsp1	24	100.000 MHz (clk100)	12.50 %	Yes	Yes	No	12.500	0.010	
2				12.50 %	Yes	Yes	No	0.000	0.000	
3				12.50 %	Yes	Yes	No	0.000	0.000	
4				12.50 %	Yes	Yes	No	0.000	0.000	
5				12.50 %	Yes	Yes	No	0.000	0.000	

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

I/O 推定

HP および HD バンクの I/O の消費電力見積もり



推奨事項

- ✓ パフォーマンス目標を達成する最も弱いドライバー設定を常に使用してください
- ✓ 各方向を別々の行に配置します
- ✓ 差動I/Oペアごとに1つのピンを入力します
- ✓ 出力イネーブルを現実的な値に設定

- 他のタブのウィザードは、ここにパラメータを入力できます
- PDMウィザードは、このタブにI/Oポートを追加できます

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

オンチップ電源

[概要] タブに戻る

集計表の確認

Summary	
Total On-Chip Power	0.413 W
Static Power	0.161 W
Dynamic Power	0.252 W
Junction Temperature	70 C
Thermal Margin	30 C
Thermal Power Margin	
Characterization	Production (+/- 15% accuracy)

オプション1 環境設定を変更する


オプション2 リソースの消費電力の分析

On-Chip Dynamic Power		
Resource	Power	Power %
PMC	0.067 W	16.22 %
Programmable Logic		
Clocking	0.123 W	29.78 %
Logic	0.044 W	10.65 %
BRAM	0.001 W	0.24 %
DSP	0.010 W	2.42 %
I/O	0.007 W	1.69 %
Transceiver		

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

[電源設計] タブ

[電源設計] タブの 4つの主要なセクション:



© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_


デバイスの概要

現在選択されているデバイス、パッケージ、速度、温度グレードを表示します。

Part	
Family	Spartan UltraScale+
Device Grade	XC
Device	XCSU35P
Package	CMVA361
Speed	2
Grade	E
Process	Typical

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

消費電力の概要



Power Summary

Total	0.413
Static	0.161
Dynamic	0.252

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

パワー レールの統合

フル パワー マネージメント

- 推奨
- 高い柔軟性
- 個々のレールのオン/オフをシーケンス可能

最小消費電力レール

- パワー レールの統合
- 柔軟性の低下
- パワー マネージメントなし

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

電源レールの特性

Power Rail Characteristics

Supply	Voltage	Min Voltage	Max Voltage	Step Load %	Static (A)	Dynamic (A)	Total (A)	Powerup (A)	Power Rail Group
Programmable Logic Core									
VCCINT	0.850	0.825	0.875	25.00 %	0.055	0.183	0.238		0V85 (Digital)
VCCINT_IO	0.850	0.825	0.875	33.00 %	0.012	0.000	0.012		0V85 (Digital)
VCCAUX	1.800	1.746	1.854	33.00 %	0.026	0.050	0.076		1V8 (Digital)
VCCAUX_HDIO	1.800	1.746	1.854	100.00 %	0.008	0.001	0.009		1V8 (Digital)
VCCAUX_HPIO	1.800	1.746	1.854	100.00 %	0.009	0.002	0.010		1V8 (Digital)
VCCBRAM	0.850	0.825	0.875	100.00 %	0.001	0.000	0.001		0V85 (Digital)
VCCADC	1.800	1.746	1.854	100.00 %	0.008	0.000	0.008		1V8 (Digital)
Programmable Logic IO									
VCCO 1.5V	1.500	1.455	1.545	100.00 %	0.000	0.000	0.000		1V5_VCCO (Digital)
VCCO 1.35V	1.350	1.310	1.391	100.00 %	0.000	0.000	0.000		1V35_VCCO (Digital)
VCCO 1.2V	1.200	1.164	1.236	100.00 %	0.000	0.000	0.000		1V2_VCCO (Digital)
VCCO 1.0V	1.000	0.970	1.030	100.00 %	0.000	0.000	0.000		1V0_VCCO (Digital)
VCCO 3.3V	3.300	3.201	3.399	100.00 %	0.000	0.000	0.000		3V3_VCCO (Digital)
VCCO 2.5V	2.500	2.425	2.575	100.00 %	0.005	0.000	0.005		2V5_VCCO (Digital)
VCCO 1.8V	1.800	1.746	1.854	100.00 %	0.000	0.001	0.001		1V8_VCCO (Digital)

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

電力供給設計


Power Delivery Design

Power Rail Group	Schematic Name	Combined Rails	Power Domain/ Sequence	Voltage	AC Ripple*	DC*	Dynamic	Step Current	Total	Power Delivery Supply Current	Power Delivery Margin	330uF 1210	100uF 0805	47uF 0603	10uF 0402	4.7uF 0201	1.0uF 0201
0V85 (Digital)		VCCINT, VCCINT_IO, VCCBRAM	1	0.850 V	+/-2%	+/-1%	0.183 A	0.046 A	0.251 A			1	1	1	1		1
1V8 (Digital)		VCCAUX, VCCAUX_HDIO, VCCAUX_HPIO, VCCADC	2	1.800 V	+/-2%	+/-1%	0.052 A	0.019 A	0.103 A					1	1		1
3V3_VCCO (Digital)		VCCO 3.3V	6	3.300 V	+2/-4%	+/-1%	0.000 A	0.000 A	0.000 A								
2V5_VCCO (Digital)		VCCO 2.5V	6	2.500 V	+/-4%	+/-1%	0.000 A	0.000 A	0.005 A					1	1		1
1V8_VCCO (Digital)		VCCO 1.8V	6	1.800 V	+/-4%	+/-1%	0.001 A	0.001 A	0.001 A					1	1		1
1V5_VCCO (Digital)		VCCO 1.5V	6	1.500 V	+/-4%	+/-1%	0.000 A	0.000 A	0.000 A								
1V35_VCCO (Digital)		VCCO 1.35V	6	1.350 V	+/-4%	+/-1%	0.000 A	0.000 A	0.000 A								
1V2_VCCO (Digital)		VCCO 1.2V	6	1.200 V	+/-4%	+/-1%	0.000 A	0.000 A	0.000 A								
1V0_VCCO (Digital)		VCCO 1.0V	6	1.000 V	+/-4%	+/-1%	0.000 A	0.000 A	0.000 A								

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

電力供給設計

給電方式




© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

電力供給設計

電源シーケンス方式と詳細

- グラフィカルな表現と追加の注意事項



© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

電力供給設計

デカップリングコンデンサの詳細

- パッケージと電気の仕様と配置規則

Decoupling Capacitor Details

The decoupling listed above is based on the current PDM design and assumes all of the capacitor placement rules in UG863 have being followed. Xilinx recommends that a full PDN simulation is run to validate.
Recommended Capacitors for **-55C to +105C:**

Capacitor	Case	Temp	ESR	ESL	Manufacturer	Part Number	Placement Rule
330uF	1210	X6S	1mΩ	4nH	Murata	GRM32EC80E337ME05L	Within 1-1.5" of BGA edge
100uF	0805	X6S	1.5mΩ	2.5nH	Murata	GRM21BC80G107ME15L	Within 1-1.5" of BGA edge
47uF	0603	X6S	2mΩ	2nH	Murata	GRM188C80E476ME05D	Within 1" of BGA edge
22uF	0603	X6S	3mΩ	2nH	Murata	GRM188C80G226ME15	Within 1" of BGA edge
10uF	0402	X6S	5mΩ	1.5nH	Murata	GRM155C80E106ME44	Within 1" of BGA edge
1.0uF	0201	X6S	10mΩ	1nH	Murata	GRM033C80J105ME05	Under BGA between power/GND vias

When using devices rated to 125C where the capacitor temperature can exceed +105C the ESR and ESL values above can be used to find appropriate replacements.

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

消費電力制約のエクスポート

XDC 制約をエクスポートして、Vivado™ または Vitis™ ツールをガイドし、レポート作成を可能にします。

01 デバイス プロセス

02 ジャンクション温度

03 周囲温度


04 設計電力バジェット

05 指定された電源レール統合のための電源電圧と電流バジェット

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

PDMプロジェクトレポート

- PDM により、プロジェクト データをテキスト ファイルにエクスポートできます
- [概要] タブから




```
1. Summary
----------

1.1 Summary
-----------

+-----------------------+-------------------------------+
| Total On-Chip Power   | 0.413 W                       |
|  Static Power         | 0.161 W                       |
|  Dynamic Power        | 0.252 W                       |
| Junction Temperature  | 70 C                          |
| Thermal Margin        | 30 C                          |
| Thermal Power Margin  |                               |
| Characterization      | Production (+/- 15% accuracy) |
+-----------------------+-------------------------------+


1.2 Environment
---------------

+----------------------------------+-------------+-------------+
| Junction Temperature (Tj)        | Force Tj    | 70 C        |
| Ambient Temperature (Ta)         |             | 30 C        |
| Effective Theta JA               | Calculated  | 96.8523 C/W |
| JESD51-14 Specification Airflow  |             |             |
| Max. Junction Temperature        |             | 100 C       |
+----------------------------------+-------------+-------------+


1.3 On-Chip Static Power
------------------------

+-----------+-----------+-----------+
| Resource  | Power     | Power %   |
+-----------+-----------+-----------+
| Static    |           |           |
|  PL       | 0.16146 W | 39.0953 % |
|  GTs      |           |           |
+-----------+-----------+-----------+
```


© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

知識を応用する

Q PDM ツールを使用する際に、複数のクロック ドメインにわたる動的な電力過小評価を回避するにはどうすればよいでしょうか。

- すべてのロジックを 1 つのクロック行に割り当てます。
- ロジックをクロックでグループ化し、ドメインごとに行を入力します
- クロック定義をスキップしてスタティック消費電力に注目
- 1 つのトグル レートで一貫性を保つ

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

まとめ

01 Power Design Manger では、デバイスのセットアップ、消費電力見積もり、レール設計のためのタブベースのワークフローを提供

02 制約およびレポートのエクスポートオプションを備えた手動およびインポート入力フローのサポート

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

免責条項および権利帰属

ここに記載されている情報は、情報提供のみを目的としており、事前通知なしで変更される場合があります。この資料の作成時には確認を重ねているものの、技術的な誤りや欠落、誤記などが含まれる可能性があり、AMD は当該情報の更新または修正の義務を負いません。Advanced Micro Devices, Inc. は、この資料の内容の正確性または完全性に関していかなる表明または保証も行わず、ここに記載される AMD ハードウェア、ソフトウェア、その他の製品の操作または使用に関して、非侵害、商品性、特定の目的への適合性の黙示的な保証を含め、いかなる種類の責任も一切負わないものとします。この資料は、黙示的あるいは禁反言で生じるものを含め、いかなる知的財産権へのライセンス付与を行うものではありません。AMD 製品の購入または使用に適用される条件および制限は、当事者間で締結された契約または AMD 標準売買条件に規定されているとおりです。GD-18。

©2026 Advanced Micro Devices, Inc.All rights reserved.AMD、AMD Arrow ロゴ、UltraScale+、Versal、Vitis、Vivado およびその組み合わせは、Advanced Micro Devices, Inc. の商標です。Arm は米国およびその他の国における Arm 社 (またはその関連会社) の登録商標です。Linux は、米国およびその他の国における Linus Torvalds の登録商標です。PCIe は、PCI-SIG Corporation の登録商標です。本ドキュメントに使用されるその他の商品名は情報提供のみを目的としており、各所有者の商標である可能性があります。一部の AMD テクノロジでは、サードパーティによる有効化またはアクティブ化が必要になる場合があります。サポートされる機能はオペレーティング システムによって異なる場合があります。具体的な機能については、システム メーカーにお問い合わせください。完全に安全なテクノロジや製品はありません。

© 2026 Advanced Micro Devices, Inc.


AMD